

Parte A. DATOS PERSONALES

Fecha del CVA 24-07-2024

Nombre y apellidos	José Manuel de la Rosa Utrera		
DNI/NIE/pasaporte		Edad	
Núm. identificación del/de la investigador/a	WoS Researcher ID		
	SCOPUS Author ID		
	ORCID		

A.1. Situación profesional actual

Organismo	Universidad de Sevilla		
Dpto./Centro	Electrónica y Electromagnetismo		
Dirección	C/ Américo Vespucio 28, 41092 Sevilla		
Teléfono		correo electrónico	
Categoría profesional	Catedrático de Universidad	Fecha inicio	31-10-2016
Palabras clave	Micro/Nanoelectrónica; Diseño de circuitos integrados analógicos y de señal mixta		

A.2. Formación académica (título, institución, fecha)

Licenciatura/Grado/Doctorado	Universidad	Año
Doctor en Física	Universidad de Sevilla	2000
Licenciado en Ciencias Físicas	Universidad de Sevilla	1993

A.3. Indicadores generales de calidad de la producción científica (véanse instrucciones)

INVESTIGACIÓN: 6 sexenios reconocidos por CNEAI (tramos 1994-1999, 2000-2005, 2006-2011, 2012-2017, 2018-2023, 2001-2017 – transferencia de conocimiento e innovación); coautor de **+280 publicaciones internacionales (+50% artículos en revistas Q1,Q2 JCR)**; índice **h=26**, +2300 citas (Google Scholar); **+30 cursos internacionales y “training” en empresas, 10 conferencias plenarias; +35 proyectos de investigación y contratos industriales; 5 premios a artículos en congresos internacionales; 1 patente; IEEE Fellow desde 2020, “IEEE Distinguished Lecturer” (2017-2018); Fellow del Asia-Pacific Artificial Intelligence Association. Dirección de 10 tesis doctorales**, +30 trabajos de fin de estudio (grado, máster y DEA). Docencia desde 1994 en 10 titulaciones de licenciatura/ingeniería/grado; desde 2003 en programas de máster y doctorado. Figura entre los científicos más influyentes de su campo según el **ranking World’s Top 2% Scientists (2019-2023)** de la **Universidad de Stanford**.

GESTIÓN: IP de 1 proyecto europeo H2020, 9 proyectos del plan nacional, 2 proyectos internacionales CSIC-CONACYT y responsable técnico en 2 proyectos europeos; investigador responsable del grupo de investigación “TIC-06 Ingeniería de Circuitos y Sistemas Micro/Nanométricos” del Plan Andaluz de Investigación (2011-2018); miembro de comités científico-técnicos en multitud de congresos de IEEE (4 de ellos como “TPC Chair”); “IEEE Membership Development Officer” (2016-2017) y miembro de la junta directiva de la sección española de IEEE (2014-2015); presidente del capítulo español de “IEEE Circuits and Systems Society” (2016-2017); editor asociado de la revista IEEE Trans. on Circuits and Systems – I: Part I (2012-2015), premio al mejor editor en 2012-2013; editor invitado en 4 números especiales de revistas de IEEE; subeditor jefe de la revista “IEEE Trans. on Circuits and Systems – II: Express Briefs” (2016-2019) y editor jefe (2020-2021); Editor Jefe de “IEEE Transactions on Circuits and Systems –I: Regular Papers”(2024-2025); Secretario de la comisión académica de un programa de doctorado con mención de calidad (2010-2013); miembro de la Junta de Gobierno de la Facultad de Física de la Universidad de Sevilla desde mayo de 2013, vicedirector del IMSE-CNM desde febrero de 2018 hasta febrero de 2023. Director de la Oficina General de Proyectos Internacionales de la Universidad de Sevilla desde abril de 2023.

PRINCIPALES INDICADORES (ÚLTIMOS 5 AÑOS): +60 publicaciones internacionales (+28 artículos en revistas internacionales (23 en Q1/Q2, 15 en Tercil 1, ~2000 citas); 6 proyectos nacionales e IP de 1 proyecto H2020; 1 patente; 12 cursos internacionales y 2 cursos de “training” a empresas internacionales; 4 tesis doctorales dirigidas; 3 conferencias plenarias internacionales; 3 premios a artículos en conferencias internacionales.



Parte B. RESUMEN LIBRE DEL CURRÍCULUM (máximo 3500 caracteres, incluyendo espacios en blanco)

Biografía: Licenciado en Ciencias Físicas por la Universidad de Sevilla (US) en 1993, recibe una beca FPU del Ministerio de Educación y Ciencia (MEC) e ingresa dicho año en el Departamento de Electrónica y Electromagnetismo (DEE) de la US, y en el Instituto de Microelectrónica de Sevilla, IMSE-CNM (CSIC-US), en el que había obtenido una beca de colaboración del MEC (1991-1993) y donde realiza su tesis doctoral, que defiende en 2000. En 1999 consigue una plaza de Profesor Asociado en la US, que promocionaría por oposición a Profesor Titular de Universidad en 2002 y a Catedrático de Universidad en 2016.

Trayectoria científica: La actividad investigadora del Prof. de la Rosa ha dado lugar a +280 publicaciones internacionales, incluyendo +70 artículos en revistas internacionales y +190 artículos en congresos internacionales con proceso de revisión por pares, actuando en todos ellos como autor principal (en la etapa predoctoral) o como director de estos (etapa postdoctoral). En el apartado de publicaciones destacan también las 16 contribuciones en libros y capítulos de libros publicados por editoriales de prestigio internacional: *Kluwer*, *Springer* y *Wiley-IEEE Press*. Cabe resaltar el libro publicado en 2013 por *Wiley-IEEE Press*, entre los más vendidos en la conferencia *IEEE International Solid-State Circuits Conference (ISSCC)* en 2013, considerada la más prestigiosa del sector de la microelectrónica. En 2018 se publicó la segunda edición.

El Prof. de la Rosa ha tenido una participación muy activa en numerosos foros internacionales, actuando como revisor, miembro del programa técnico y “track chair” de diversos congresos de IEEE del más alto nivel, en los que ha impartido +10 tutoriales (uno de ellos en IEEE ISCAS’10 con récord de asistencia), destacando también la impartición de +30 cursos internacionales y 10 conferencias plenarias. Todas estas actividades le han valido el prestigio internacional, obteniendo 5 premios al mejor artículo en congresos internacionales (1^{er}, 2^o ó 3^{er} puesto), siendo elegido “**IEEE Fellow**” en 2019, “**IEEE Distinguished Lecturer**” en 2017, “Technical Program Committee (TPC) chair” de 5 congresos de IEEE (MWSCAS’12, ICECS’12, LASCAS’15, ISICAS’18-19), **presidente del Capítulo Español de “IEEE Circuits and Systems”** (2016-17), miembro de la **Directiva de la Sección Española de IEEE** desde (2014-15), “**IEEE Membership Development Officer**” (2016-17) y **editor jefe de las revistas IEEE Trans. on Circuits and Systems, Part- II (2020-2021), Part – I (2024-2025)**. Ha colaborado con diversos centros de investigación y universidades (ETH, IST, CSEM, KUL, IMEC, CEA-LETI, etc.), y con empresas europeas (ALCATEL, AMS, BOSH, ST Microelectronics, Dolphin, AMIS, THOMSON, Ericsson, etc.), mediante su participación en +35 proyectos y contratos industriales, tanto nacionales como internacionales, siendo Investigador Principal (IP) en 11 de ellos y co-diseñador del chip ADSL+2-ST20184 (+5 millones unidades fabricadas en 2005).

Parte C. MÉRITOS MÁS RELEVANTES (ordenados por tipología)

C.1. Publicaciones (+280 en total)

Co-autor de **6 libros**, **10 capítulos de libro**, **+70 artículos** en revistas con índice de impacto y **+190 artículos en congresos internacionales** con revisión por pares.

C.1.1 Artículos relevantes en revistas internacionales con factor de impacto (FI) (+70)

- P. Díaz-Lobo, G. Liñán-Cembrano and **J.M. de la Rosa**: “On the Use of Artificial Neural Networks for the Automated High-Level Design of $\Sigma\Delta$ Modulators.” *IEEE Transactions on Circuits and Systems – I: Regular Papers (TCAS-I)*, 2023. DOI: 10.1109/TCSI.2023.3338056. Factor Impacto (FI): 5.1 (Q1/JCR, Q1/SJR, T1).

- J. Gorji, S. Pavan and **J.M. de la Rosa**: “On the use of FIR Feedback in Bandpass Delta-Sigma Modulators.” *IEEE TCAS-I*, 2023. DOI: 10.1109/TCSI.2023.3336719. FI: 5.1 (Q1/JCR, Q1/SJR, T1).

- G. Liñán-Cembrano, N. Lourenço, N. Horta and **J.M. de la Rosa**: “Design Automation of Analog and Mixed-Signal Circuits Using Neural Networks – A Tutorial Brief”. *IEEE Trans. on Circuits and Systems – II: Express Briefs (TCAS-II)*, 2023. DOI: 10.1109/TCSII.2023.3323886. FI: 4.4 (Q2/JCR, Q1/SJR, T1).



- N. Shahpari, M. Habibi, P. Malcovati and **J.M. de la Rosa**: "A 12-bit Low-input Capacitance SAR ADC with a Rail-to-Rail Comparator." *IEEE Access*, 2023. DOI: 10.1109/ACCESS.2023.3287652. Factor Impacto (FI): 3.9 (Q2/JCR, Q1/SJR, T1).
- **J.M. de la Rosa**: "AI-Managed Cognitive Radio Digitizers." *IEEE Circuits and Systems Magazine*, vol. 22, pp. 10-39, Issue 1, 2022. DOI: 10.1109/MCAS.2022.3142669, Factor Impacto (FI): 6.9 (Q1/JCR, Q1/SJR, T1).
- **J.M. de la Rosa**: "AI-Assisted Sigma-Delta Converters: Application to Cognitive Radio." *IEEE TCAS-II*, vol. 69, pp. 2557-2563, Issue 6, June 2022. DOI: 10.1109/TCSII.2022.3161717, FI: 4.4 (Q2/JCR, Q1/SJR, T1).
- C. Mohan, L.A. Camuñas-Mesa, **J.M. de la Rosa**, E. Vianello, T. Serrano-Gotarredona and B. Linares-Barranco: "Neuromorphic Low-power Inference on Memristive Crossbars with On-chip Offset Calibration." *IEEE Access*, 2021 (10.1109/ACCESS.2021.3063437), FI=3.367 (Q2/JCR, Q1/SJR,T1).
- J. Ahmadi-Farsani, V. Zúñiga-González, T. Serrano-Gotarredona, B. Linares-Barranco and **J.M. de la Rosa**: "Enhanced Linearity in FD-SOI CMOS Body-Input Analog Circuits – Application to Voltage-Controlled Ring Oscillators and Frequency-based Sigma-Delta ADCs." *IEEE TCAS-I*, vol. 67, pp. 3297-3308, Oct. 2020 (10.1109/TCSI.2020.2978926), FI=3.605 (Q2/JCR, Q1/SJR,T1).
- M. Honarparvar, **J.M. de la Rosa** and M. Sawan: "A 10-MHz BW 77.3-dB SNDR 640-MS/s GRO-based CT MASH $\Delta\Sigma$ Modulator." *IEEE TCAS-II*, vol. 67, pp. 1519-1523, Sept. 2020 (10.1109/TCSII.2020.2998727), FI=3.292 (Q2/JCR, Q1/SJR,T2).
- S. Asghar, S. Afridi, A. Pillai, A. Schuler, I. O'Connell and **J.M. de la Rosa**: "A 2MS/s, 11.22 ENOB, Extended Input Range SAR ADC with Improved DNL and Offset Calculation." *IEEE TCAS-I*, vol. 65, pp. pp. 3628-3638, Nov. 2018 (10.1109/TCSI.2018.2852761), FI=3.934 (Q2/JCR, Q1/SJR,T1).
- M. Honarparvar, **J.M. de la Rosa** and M. Sawan: "A 0.9-V 100- μ W Feedforward Adder-Less Inverter-Based MASH $\Delta\Sigma$ Modulator With 91-dB Dynamic Range and 20-kHz Bandwidth." *IEEE TCAS-I*, vol. 65, pp. 3675-3687, Nov. 2018 (10.1109/TCSI.2018.2854220), FI=3.934 (Q2/JCR, Q1/SJR,T1).
- B. Cortés-Delgado, P.A. Rodríguez-Navas, I. Guerrero-Linares and **J.M. de la Rosa**: "Embedding MATLAB Optimizers in SIMSIDES for the High-Level Design of Sigma-Delta Modulators." *IEEE TCAS-II*, vol. 65, pp. 547 – 551, May 2018 (10.1109/TCSII.2018.2820900), FI=3.250 (Q2/JCR, Q1/SJR,T1).

C.1.2 Artículos destacados en congresos internacionales con revisión por pares (+190)

- P. Díaz-Lobo and **J.M. de la Rosa**: "High-Level Design of Sigma-Delta Modulators Using Artificial Neural Networks." *Proc. of the 2023 Int. Symposium on Circuits and Systems (ISCAS)*. DOI: 10.1109/ISCAS46773.2023.10181744).
- **J.M. de la Rosa**: "Automated Design of Sigma-Delta Converters: From Know-How to AI-assisted Optimization." *Proceeding of the 2022 IEEE International Midwest Symposium on Circuits and Systems (MWSCAS)*, Aug. 2022 (10.1109/MWSCAS54063.2022.9859425).
- H. Aboushady, A. Sayed, L. A. Camuñas-Mesa and **J.M. de la Rosa**: "Cognitive Radio Circuits and Systems - Application to Digitizers." *Proc. of ISCAS*, 2021. DOI: 10.1109/ISCAS51556.2021.9401693).
- V. Zúñiga, L. Camuñas-Mesa, B. Linares-Barranco, T. Serrano-Gotarredona, **J.M. de la Rosa**: "Using Neural Networks for Optimum band selection in Cognitive-Radio Systems." *Proceeding of the 2020 IEEE Intl. Conf. on Electronics, Circuits & Systems (ICECS)*, 2020. DOI: 10.1109/ICECS49266.2020.9294894.
- J. Ahmadi-Farsani and **J.M. de la Rosa**: "Bulk-Input VCO-based Sigma-Delta ADCs with Enhanced Linearity in 28-nm FD-SOI CMOS." *Proc. of IEEE ISCAS*, 2019. DOI: 10.1109/ISCAS.2019.8702810.
- S. Asghar, S. Afridi, A. Pillai, A. Schuler, I. O'Connell and **J.M. de la Rosa**: "A 2MS/S, 11.22 ENOB, 3.2 Vpp-D SAR ADC with Improved DNL and Offset Calculation". *Proc. of IEEE ISCAS*, 2018. DOI: 10.1109/ISCAS.2018.8350955.

C.1.3 Libros y capítulos de libro más destacados en editoriales internacionales (16)



- **J.M. de la Rosa:** *Sigma-Delta Converters – Practical Design Guide*. Wiley-IEEE Press, 2nd Edition, 2018 (ISBN 978-1-119-27576-3).
- A. Morgado, R. del Río and **J.M. de la Rosa:** *Nanometer CMOS Sigma Delta Modulators for Software Defined Radio*. Springer, 2012 (ISBN 978-1-4614-0036-3).
- R. del Río, F. Medeiro, B. Pérez-Verdú, **J.M. de la Rosa** and A. Rodríguez-Vázquez: *CMOS Cascade Sigma-Delta Modulators for Sensors and Telecom: Error Analysis and Practical Design*, Springer, 2006 (ISBN: 1-4020-4775-4).
- **J.M. de la Rosa**, B. Pérez-Verdú and A. Rodríguez-Vázquez (Preface by C. Toumazou): *Systematic Design of CMOS Switched-Current Bandpass Sigma-Delta Modulators for Digital Communication Chips*, Kluwer Academic Publishers 2002 (ISBN: 0-7923-7678-1).

C.2. Proyectos, Ayudas y contratos industriales más destacados (IP: Inv. Principal)

- AIR-CHIP: Artificial-Intelligence managed Radiofrequency digitizer Chip. REF. PDC2023-145808-I00, 2024-2025 (241.879€) **[IP]**
- RADIANT: Radiofrequency/Digital Interfaces managed by Artificial Neural Networks. REF. PID2022-138078OB-I00, 2023-2026 (124.375€) **[IP]**
- COGNITIO: Diseño de interfaces cognitivas para dispositivos IoT con inteligencia artificial. REF. P20_00599, 2020-2022 (50.100 €) **[IP]**
- CORDION: Cognitive Radio Digitizers for IoT- REF. PID2019-103876RB-I00, 2020-2023. (55.902 €) **[IP]**
- NeuRAM³: Neural Computing Architectures in Advanced Monolithic 3D-VLSI Nano-Technologies, EU Horizon 2020 Programme - REF. 687299, 2016-2018. (483.222 €)
- TOGETHER: Towards Trusted Low-Power Things: Devices, Circuits and Architectures, TEC2016-75151-C3-3-R, 2016-2018. (199.100€)
- FLEXICS: Design Techniques for Flexible & Reconfigurable Micro-Nanoelectronic Circuits and Systems for Low-Power Low-Cost Wireless Communication Systems. Proyecto Excelencia Junta Andalucía, P12-TIC-1481, 2014-2017. (181492€)
- MARAGDA: Aproximación multinivel al diseño orientado a la fiabilidad de circuitos integrados analógicos y digitales, TEC2013-45638-C3-3-R, 2014-2017 (221700€)
- FENIX-SDR: Flexible Nanometer CMOS Analog Integrated Circuits for the Next Generation of SDR Mobile Terminals, TEC2010-14825/MIC, 2011-2014. (236676€) **[IP]**
- ARAMIS: Adaptive RF and Mixed-signal Integrated Systems for 4G Wireless Telecom, TEC2007-67247-C02-00/MIC, 2007-2010. (450483€) **[IP]**
- Renovación Infraestructura de Servidores para Diseño y Cómputo Micro/Nanoelectrónico., 2018-2029. Ref. EQC2018-004667-P (109876€) **[IP]**
- TAMES-2: Testability of Analogue Macrocells Embedded in System-on-Chip, ESPRIT- IST-2001-34283, 2002-2004 (investigador responsable del IMSE-CNM). (311789€) **[IP]**
- MIXMODEST: Mixed Mode in Deep Submicron Technology: ESPRIT Mixed-Signal Design Cluster-CEE, N° 29261, 1998-2002. (265000€)

C.3. Contratos, méritos tecnológicos o de transferencia

- ADSL6-AD-CPE: “Design of Up-Stream and Down-Stream Data Converter for New Generation ADSL6”, Industrial Contract, Alcatel Microelectronics, 2001-2003 (161000€).
- Profesor de cursos de “training” en Analog Devices Inc. (Irlanda, Agosto 2015), Intel (México, Junio 2010).
- Desarrollador de simulador SIMSIDES (www.imse-cnm.csic.es/simsides), transferido a más de 800 instituciones académicas y empresas de todo el mundo (2005-2024).

C.4. Patentes

- A. Morgado García de Polavieja, R. del Río, J.M. de la Rosa: *Transconductor programable capaz de proporcionar una alta eficiencia energética*. Solicitud de patente a la OEPM, No expediente: P201400697. Fecha: 25.08.2014.